µPQRS - MicroProcesseur de sécurité pré/post-Quantique, Résilient et Souverain
Description
Le besoin de Secure Enclaves (SE) répond à la nécessité croissante de protéger les données et les traitements sensibles dans un monde connecté. Les SE offrent un environnement d'exécution isolé au sein du processeur, surpassant les solutions TEE (Trusted Execution Environment) traditionnelles en termes de sécurité et de flexibilité. Elles permettent l'exécution de code et le traitement de données critiques de manière confidentielle, même vis-à-vis du système d'exploitation hôte. Aujourd'hui, ce besoin est amplifié par l'émergence du traitement quantique, rendant certaines cryptographies obsolètes. Les SE, combinées à des algorithmes post-quantiques, offrent une résilience accrue face aux menaces futures. La certification Common Criteria et la qualification ANSSI renforcent la confiance dans ces solutions, cruciales pour les infrastructures critiques. Enfin, la souveraineté numérique impose le développement de SE maîtrisées nationalement pour garantir l'autonomie stratégique et la protection des données sensibles des citoyens et des entreprises. L'association de ces exigences (post-quantique, certifications, souveraineté) crée un besoin complémentaire pour des SE robustes et fiables, allant au-delà des solutions actuelles. Dans ce contexte, le projet financé µPQRS, en collaboration avec des partenaires français et des CESTI, a pour objectif la conception et le développement d’un microcontrôleur sécurisé souverain permettant d’une part d’adresser les menaces quantiques et d’autre part de s’appuyer sur ces technologies quantiques pour fournir aux industriels Français et Européens une solution pérenne de protection de leurs données sensibles. Ce projet a été financé par le gouvernement dans le cadre de France 2030. L’architecture du System on Chip (SoC) sécurisé qui sera présentée intègre une enclave de sécurité certifiable Common Criteria EAL5+ permettant d’adresser les opérations cryptographiques ainsi que le stockage et la manipulation des données sensibles telles que les clés racines de chiffrement. L’enclave est basée sur la technologie TESIC-500, à laquelle des fonctionnalités de détection d’intrusions et d’algorithmes post quantiques comme ML-KEM ML-DSA sont ajoutées. La crypto-agilité de cette enclave est assurée d’une part par la possibilité de mise à jour sécurisée du firmware, et d’autre part par la possibilité d’étendre les fonctionnalités de l’enclave de sécurité à l’aide d’un eFPGA. Cette enclave fonctionne en parallèle d’un processeur applicatif RISC-V plus puissant et offrant une large gamme d’interfaces. Ce processeur permet l’exécution de tâches moins critiques, ou plus consommatrices de ressources, et pouvant exécuter des systèmes d’exploitation certifiables tels que PikeOS ou ProvenCore, permettant ainsi de concevoir un système MILS (Multiple Independent Levels of Security/Safety). L’architecture de ce SoC permet donc d’adresser les besoins de sécurité des données sensibles dans une enclave certifiée au plus haut niveau de sécurité, et ayant la possibilité d’exécuter par ailleurs des applications clients avec un niveau de certification moindre, ou d’un secteur industriel précis (automobile, transports, médical etc.), dans le but de pouvoir adresser des besoins civils aussi bien que militaires.
.png)
